情報工学の教育における情報技術の活用
Verilog-HDLを用いた論理回路設計教育
森木 一紀（武蔵工業大学工学部電気電子工学科助教授）
1．はじめに
1997年、EDA（Electronic Design Automation）教育を試行的に学生実験に導入し、その必要性および有用性を確認し、翌1998年文部省の補助を得て、EDA教育を開始した。現在、Verilog-HDLによるロジック回路設計、Spiceによるアナログ回路設計を実習形式の授業および学生実験により教育している。ほぼ80％の学生がEDA教育を受けることになる。
工学部学生の「物作り」に対する興味喪失が言われて久しい。「半田ごて」に代わる「新しい道具」として、EDAの活用が「物作り」の興味復活へ有効であるとの感触を得ている。ここでは、著者が担当するVerilog-HDL教育への取り組みについて述べる。
2．教育方法
Verilog-HDL（以下、HDL）による論理回路記述とCPU動作原理の理解を教育目標にしている。HDLの文法･記述の解説、EDAツールの使用法、CPUアーキテクチャの解説の３編を教材として配布している。授業は14回で構成され、最初の３回ではHDL基本文法および記述スタイルの説明を行い、その後の４回でセレクタ、カウンタ、デコーダ、ALU、状態機械の記述法を学ばせている。続く３回で加算・減算機能を持つ簡易CPUを題材に、命令形式、命令セット、データパス、制御信号、デコーダ等の設計法を理解させ、残りの４回では創作意欲を持たせる目的で８ビットCPUを設計させている。また、終了後２週間以内にCPU設計のレポーを提出することを義務付けている。特に、後半の授業では、実習を主体に個々の学生に対応した指導を行っている。質問内容に基本的問題が含まれている場合のみクラス全体へ説明し、既にその事項について理解している学生には設計を続けさせている。
一方、学生実験ではHDLの文法を事前に90分間説明した後、初回の180分間で論理回路記号とHDLとの対応付け、ビヘイビアレベルでの記述と真理値表との対応付け、順序回路の記述法を演習形式で学習させた後に、EDAツールを用いたシミュレーションを体験させている。次回の180分間で簡単な論理回路を設計させ、回路仕様、HDL記述、シミュレーション結果のレポートを提出させている。
3．教育効果
授業では３年生の約１／５の学生が履修し、レポート提出まで達する学生は履修者の1／２の10名程度である。この数は試行時に得た、１教員が担当し得る学生数に一致している。レポート提出まで至った学生は、ほぼ全員IC設計に興味を持った。レポートには、十数命令を持つ８ビットCPU、データがモジュール間を次々と渡り歩くようなCPU等の設計も見られ、ある程度満足できる教育効果を得ている。
一方、学生実験では、１教員当たり８名の学生を教育している。興味の有無にかかわらず、全体の約60％の学生がHDLを体験しているが、明らかに適性の有無がある。
4．まとめ
ソフトウェア技術者を目指し学習している学生が１割程度いる。ほぼ同数の学生がEDAによる回路設計者を目指して学習することを望んでいる。現在、３年前期からEDAの導入教育を行っているが、１）導入教育の時期を早める、２）自学自習の環境を整備することが必要であろう。
EDA教育を始める際にご教授いただいた玉川大学工学部山本庸介教授に感謝いたします。
【目次へ戻る】
【バックナンバー 一覧へ戻る】